SENIOR DIGITAL VERIFICATION ENGINEER |

This job offer is no longer available. Take a look at the offers you can continue to choose from.
Location
Contract Type
Full-time
Published
Reference
16-15-403640-2
This position is archived.
This position is archived.
Job description

Do nadnárodní úspěšné firmy hledáme inženýra, který se zabývá digitálními verikacemi

Náplň práce:

  • architektura digitálního ověřování
  • vývoj SystemVerilog/UVM
  • vývoj podrobných plánů ověřování pro block/SoC
  • ladění a opravy funkčních chyb v RTL
  • definování a implementace funkčního pokrytí a vylepšení testovacího pole
  • dokumentace testovacích plánů a návrhu testovacího stolu
  • vedení projektových týmů
Requirements
  • VŠ vzdělání technického směru
  • zkušenosti na obdobné pozici
  • znalost Verilogu nebo System Verilog
  • zkušenosti s ověřováním, např UVM
  • znalost Pythlon/Perl
  • schopnost komunikovat v angličtine v technické oblasti
Benefits
  • máte nárok na 5 týdnů dovolené + 3 sick day
  • volná pracovní doba
  • budete mít kratší pracovní týden a flexibilní pracovní dobu
  • pokud onemocníte, společnost ti doplatí nemocenskou
  • společnosti přispívá na dojíždění i na relokaci
  • dostanete příspěvek na životní a důchodové připojištění
  • budeš součástí jedinečných projektů
  • bezúročná půjčka
  • příspěvek na hypotéku
  • možnost vybrat si den volna za svátek, který padne na víkend
Other notes
For more related job opportunities visit https://www.grafton.cz/en/job-search
This position is archived.
This position is archived.