DIGITAL DESIGN ENGINEER | Verilog | šance i pro absolventy

This job offer is no longer available. Take a look at the offers you can continue to choose from.
Location
Contract Type
Full-time
Salary
50 000 - 85 000 Kč
Work from home
Flexible work hours
Partial work from home
Published
Reference
16-16-410256
This position is archived.
This position is archived.
Job description

Máš již zkušenosti s návrhem elektronických systémů ve Verilogu?

Nebo jsi čerstvý absolvent VŠ se zaměřením na IT nebo elektrotechniku hledající první pracovní uplatnění?

V Brně rozšiřujeme tým a máme místo pro ostříleného borce, ale i čerstvého absolventa!

U nás dostanete příležitost připojit se k menšímu sedmičlennému týmu, který se podílí na vývoji inteligentních technologií využitelné například pro zvýšení bezpečnosti a elektrifikaci aut nebo automatizaci průmyslových odvětví.

Jak bude vypadat pracovní náplň:

  • zapisování digitální části periferií v jazyce System Verilog
  • kontrolování kvality kódu a zlepšení testovatelnosti návrhu
  • definice technických specifikací IP pro digitální část nových periferií
  • implementace DFT a ATPG
Requirements
  • min. bakalářský titul se zaměřením na IT nebo elektrotechniku
  • znalost práce s Verilog, System Verilog nebo VHDL
  • angličtina na komunikativní úrovni - spolupráce s kolegy ze zahraničí
  • ideálně zkušenost s vývojem FPGA, ASIC nebo ASSP
Benefits
  • 5 týdnů dovolené
  • 3 sick days
  • roční bonus
  • volná pracovní doba
  • kratší pracovní týden
  • možnost občasného home office (max. 2 dny v týdnu)
  • benefitní program
  • příspěvek na dopravu
  • odborné školení nebo výuka angličtiny
  • příspěvek na penzijní připojištění
  • firemní akce
Other notes
For more related job opportunities visit https://www.grafton.cz/en/job-search
This position is archived.
This position is archived.